یکی از روش های نوشتن طرح mux، نمونه سازی زیر قطعاتی می باشد که عملیات های جرئی مدل کامل را انجام می دهند. برای نمایش نحوه توصیف و نمونه سازی قطعات می توان با مدلی به سادگی مالتی پلکسر چهار ورودی، یک توصیف سطح گیت ساده تولید کرد.

Learning VHDL

 

معماری زیر توصیف ساختاری موجودیت mux  است:

این توصیف تعدادی از قطعات سطح پایین تر را برای مدل کردن رفتار قطعه mux استفاده می کند. در توصیف یک inverter، یک andgate و یک orgate وجود دارد. هر یک از این قطعات در بخش اعلان معماری – بین دستور architecture  و کلید واژه begin – اعلان شده اند.

برای اتصال قطعات جهت تشکیل توصیف معماری از چند سیگنال محلی استفاده شده است. این سیگنال های محلی با استفاده از سیگنال اعلان می شوند.

ناحیه دستور معماری پس از کلید واژه BEGIN قرار دارد. این مثال، چند دستور نمونه سازی قطعه دارد. این دستورات با برچسبهای u1 تا u7 مشخص شده اند.

دستورu1  یک دستور نمونه سازی یک قطعه است که معکوس کننده را نمونه سازی می کند و این دستور درگاه s0 را به نخستین درگاه معکوس کننده و سیگنال s0_inv را به درگاه دوم  آن متصل می کند. تاثیر آن این است که درگاه in1 معکوس کننده به درگاه s0 موجودیت mux و درگاه x معکوس کننده به درگاه محلی s0_inv متصل می شود. در این دستور درگاه ها به ترتیب ظاهر شدن، در دستور متصل می شوند.

دستور نمونه سازی قطعه u7 از نام های مشخصی برای تطبیق درگاه ها و سیگنال ها استفاده می کند. برای مثال، درگاه x2 از orgate به درگاه b موجودیت متصل می شود. آخرین بخش نمونه سازی، درگاه x قطعه orgate را به درگاه x موجودیت متصل می کند. ترتیب بخش ها مهم نیست. نامگذاری و ترتیب وابستگی را می توان تغییر داد اما این کار پیشنهاد نمی شود.